TSMC 3나노(3nm) 반도체 FinFET 개발과 삼성전자 파운드리 3나노 GAA MBCFET 전략 분석

TSMC 3나노 (N3)에 대한 최근 업계 소식에 따르면 5나노 (N5) 공정을 대량 생산한 후 TSMC가 양산할 차세대 메이저 칩 공정은 N3 (3나노)로 현재 계획대로 진행 중이며, 2021년에 초도 생산을 시작하고 2022년 하반기에 대규모 생산을 시작할 예정입니다. TSMC는 3나노의 공정 기술을 N5 (5nm)와 N4 (4nm: 5nm 개선 버전)에서 사용하고 있는 FinFET을 그대로 유지해서 개발할 계획인 것으로 이야기하고 있습니다. 

 

따라서, FinFET 트랜지스터를 계속 유지하며 13.5nm 극 자외선 (EUV) 노광 기술을 광범위하게 사용할 것으로 보입니다. 반면, 삼성전자 파운드리 사업부에서는 3나노는 GAA (Gate All Around) 구조를 새롭게 채용할 예정입니다. 3나노 (3nm) 개발 비용은 약 6.5억 달러 (7천6백억 원)로 업계에서는 예상하고 있습니다.

 

전체적인 성능 향상을 위해서는 트랜지스터의 동작 속도를 올리고, 한 번에 웨이퍼 한 장에서 생산되는 칩의 개수를 늘리기 위해서는 소자 즉 트랜지스터의 크기를 줄여야 합니다. 하지만 소자 (트랜지스터)가 작아질수록 동작 전류의 양 또한 감소하여 이와 관련된 트랜지스터 성능이 떨어지게 되는데 이것을 극복하기 위해 만드는 과정은 더 복잡하지만 FinFET 구조를 채용하게 되었습니다.

 

트랜지스터비교(출처-삼성전자)

아래 그림과 같이 FinFET 구조는 전류가 흐르는 면이 3면이 되므로 같은 트랜지스터 크기라고 가정했을 경우 3배 많은 전류를 흐르게 할 수 있습니다. 반면 GAA 구조는 원형이든 직사각형 채널이든 게이트와 접촉할 수 있는 모든 면을 사용하는 구조라 볼 수 있습니다. 3D NAND Flash에서 현재 사용하고 있는 기술입니다. GAA 구조에는 나노와이어, MBCFET (Multi Bridge Channel FET)이 있습니다만, MBCFET가 성능이 더 우수할 것으로 보입니다.

 

TSMC N5 5나노 (5nm) 수주 현황

TSMC는 올해 5나노 (N5) 공정 생산능력을 웨이퍼 기준 월 2만 4천 장 확보할 것으로 업계는 예상합니다. 이 가운데 가장 많은 물량이 애플 아이폰용 애플리케이션 프로세서인 A14를 생산하는 데 투입되는 것으로 파악되고 있습니다. 애플은 또한 애플 맥북 및 아이패드에 사용되는 5나노급 애플 실리콘을 6월부터 양산 셋업을 시작했고, 4분기에 TSMC에서 본격적으로 대량 생산하는 것으로 알려져 있습니다.

 

 

TSMC N7 7나노 (7nm) 수주 현황

미디어텍의 디멘시티 1000, AMD의 라이젠 CPU를 생산하고 있으며, ANAND 등에 따르면 퀄컴은 최근 발표한 고성능 AP '스냅드래곤 865+'를 TSMC 7나노 N7 공정을 이용해서 생산하기로 했습니다. 테슬라와 브로드컴의 7나노급 고성능 컴퓨팅(HPC) 칩인 'HW4.0'은 2020년 4분기부터 시범 생산을 시작해서 2021년 4분기부터는 대량생산을 진행할 것으로 보입니다. (HW3.0)은 기존 삼성전자의 오스틴 팹에서 생산하고 있었으나 차세대 버전인 HW4.0은 TSMC에 빼앗기게 되었습니다.

 

지난 9월 21일 대만 공상시보(工商時報)에 따르면 "미국 정부의 화웨이 규제로 하이실리콘에 납품을 단념한 미디어텍이 확보해 놓은 생산 용량을 AMD가 확보했다"라고 밝혔습니다. 공상시보에 따르면 이 물량은 웨이퍼 약 1만 3천 장 규모입니다. AMD가 추가로 확보한 생산량을 올 4분기 출시될 소니 플레이스테이션 5(PS5)와 마이크로소프트 X 박스 시리즈 X 등 차세대 게임기용 프로세서에 전량 투입할 것으로 업계는 추측하고 있습니다. 

 

현재 차세대 게임기용 프로세서의 수율(Yield)은 대략 58% 정도로 4분기 이후 크게 개선될 것이라고 업계 관계자들은 전망합니다. 따라서 현재 생산이 진행되고 있는 AMD 데스크톱용 3세대 라이젠 프로세서와 노트북용 4000 시리즈(르누아르) 프로세서의 공급난은 당분간 지속될 것으로 보입니다.

 

반응형

 

 

TSMC N3 3나노 (3nm) 예상 고객

TSMC는 3nm 공정을 고객을 위해 4번에 걸친 생산 캐파를 준비하고 있으며, 처음 투자되는 캐파의 대부분은 주요 고객인 Apple의 물량을 수주할 것으로 알려졌습니다. 나머지 생산 캐파는 Intel을 포함한 많은 제조업체에서 예약될 것입니다. 현재까지 TSMC의 인텔 CPU 수주에 대한 소문은 중국 및 대만 쪽 언론을 통해 간간이 나오고 있습니다만, 아직 확정적으로 밝혀진 사항은 없습니다.

 

하지만, 외신의 최근 보도에 따르면 , 다른 파운드리 제조업체의 OEM 칩을 고려 중인 인텔은 이미 2021년에 180,000 장의 웨이퍼 GPU OEM 주문을 TSMC에 넘겼으며 6nm 공정을 채택할 예정이라고 합니다. Intel의 경우 결정해야 할 요소가 많지만, 만약에 인텔이 TSMC의 6nm 공정을 이용해 GPU를 실제로 생산하게 된다면 향후 TSMC의 3nm 공정을 이용해서 차세대 CPU 제품을 생산할 가능성이 크게 높아질 수 있습니다.

TSMC-고객군

TSMC는 현재 2022 년 하반기 양산 계획에 따라 월 55,000 장의 웨이퍼를 생산할 예정인 3nm 공정을 진행하고 있습니다. 하지만이 업계 전문가들은 웨이퍼 55,000장은 초기 월간 생산 능력으로 점차 증가할 것이라고 밝혔으며, 2023년에는 월 생산 능력이 10 만장으로 늘어날 것이라고 전망했습니다.

 

 

삼성전자 3나노 (3nm) 계획

TSMC가 3나노에서 FinFET을 유지하는 반면 삼성전자는 GAA 구조 중 MBCFET 구조를 채택하여 개발을 진행하고 있는 것으로 알려져 있습니다. 신규 구조가 채용되는 만큼 많은 시행착오가 일어날 것으로 예상되며 잘못하면 개발 기간이 길어져 적절한 시점에 시장에 진입할 우려가 있습니다.

 

현재 다양한 의견이 존재하지만, 삼성전자 파운드리 공정이 아직 TSMC 대비 밀리다는 데이터가 있습니다. 따라서 삼성전자 파운드리 사업부는 새로운 공정이지만 더 우수한 특성을 확보할 수 있는 MBCFET 구조를 채택하여 격차를 줄이거나 앞서려는 계획으로 보입니다.

 

하지만 7나노 개발 시에도 빠른 EUV (극자외선) 포토 공정 도입으로 빠른 개발을 시도했지만, 기존 공정을 유지한 TSMC에 수주 실적에서 밀리고 있는 상황입니다. 따라서 다음 승부는 TSMC의 3나노 FinFET vs 삼성 파운드리의 GAA MBCFET의 대결이 될 것으로 보입니다.

 

긍정적인 측면은,  현재 시장에서 TSMC와 큰 격차는 있지만 삼성전자는 2위 업체이고 3위 이하의 업체들과 공정기술 측면에서 큰 차이를 가지고 있습니다. 따라서 조급해하지 않고 꾸준히 기술 개발 및 고객을 확보한다면 TSMC를 추월할 기회가 올 수 있다고 봅니다.